SEMICONDUC'	TOR	INTEGRATED	CIRCUIT	DEVICE
-------------	-----	------------	---------	--------

Patent Number:

JP5343609

Publication date:

1993-12-24

Inventor(s):

WATANABE TOKUJIRO

Applicant(s)::

NEC CORP

Requested Patent:

□ JP5343609

Application Number: JP19920170188 19920604

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L23/538

EC Classification:

Equivalents:

Abstract

PURPOSE:To eliminate restriction on signal transfer between two chips and restriction on bonding wires.

CONSTITUTION:On one chip 3', another chip 4' is bonded. After the chip 3' is mounted on an island 5 of a lead frame, the chip 3' is connected with the chip 4', and the chips 3', 4' are connected with inner leads 7 of a lead frame, by using bonding wires 6.

Data supplied from the esp@cenet database - I2

TOP

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343609

(43)公開日 平成5年(1993)12月24日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 25/065 25/07

25/07 25/18

H01L 25/08

В

23/52

Α

審査請求 未請求 請求項の数2(全 4 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平4-170188

平成4年(1992)6月4日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 渡辺 徳二郎

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 菅野 中

(54)【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 2つのチップ同士の信号授受の制約及びポンディングワイヤ上の制約を解消する。

【構成】 1つのチップ3′上に別のチップ4′を接着させ、チップ3′をリードフレームのアイランド5上にマウントしたのち、チップ3′とチップ4′の間及びチップ3′,4′とリードフレームのインナーリード7の間をポンディングワイヤで結線する。



(2)

1

【特許請求の範囲】

【請求項1】 機能等が異なる二以上の半導体チップを 上下に積層してなる半導体集積回路であって、

相対的に下層の半導体チップは、上層の半導体チップの 外周縁に沿うパッド電極を有し、該パッド電極に上層の 半導体チップのパッド電極を電気的に接続したものであ ることを特徴とする半導体集積回路装置。

【請求項2】 機能等が異なる二以上の半導体チップを 上下に積層してなる半導体集積回路であって、

相対的に上層と下層の半導体チップは、金属バンプが形 10 成されたパッド電極を有しており、

上層と下層の半導体チップは、金属バンプ同士を接合し て搭載されたものであることを特徴とする半導体集積回 路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、機能等が異なる二以上の半導体チップを集積してなる半導体集積回路に関する。

[0002]

【従来の技術】半導体集積回路装置の高集積化、高速化、多機能化に伴い、LSIチップ面積の増加、ウェーハ製造工程数の増大、及びLSIチップから端子を取り出すピン数の増加が進んでいる。

【0003】たとえば、バイポーラトランジスタとCMOSトランジスタとを同一基板上に形成したBi-CMOSプロセスにおいて、高速動作が要求されるプリスケーラ部あるいはアナログ部をバイポーラトランジスタで構成し、論理回路部等をCMOSトランジスタで構成している。

【0004】またDTS'Digital Tuning System),マイコン,リモコン用のLSIは、従来のマスクROM(Read Only Memory)部をEPROM(Erasable Programmable ROM)にすることでROMへのデータ書込みがLSIパッケージ上から電気的に行えるようになった。

【0005】図3は、LSIチップ1の平面図であり、チップ周辺には外部への端子を引きだすためのパッド電極2,破線内が論理回路を構成するCMOS部3,さら 40に一点破線内が例えばパイポーラ部あるいはEPROM部4を表わしており、CMOS部3と、パイポーラ部あるいはEPROM部4とが一体に集積されている。

[0006]

【発明が解決しようとする課題】パイポーラトランジス プレタとCMOSトランジスタが混在したBi-CMOS, CPROMを内蔵した図3に示すCMOSLSIチップは、集積化という意味で大きな利点を有しているが、通常のCMOSプロセスに比べ、ウェーハ製造工数が大幅に増加する、あるいは要求される種々の特性を単一プロ 50 る。

セスから引き出すといった複雑さから、しばしばウェー ハ上の歩留り(有効チップ数中の良品チップ数)が低下 することがある。

2

【0007】そこで、一つの対策としてCMOS部はCMOSプロセスで1チップに納め、バイボーラ部あるいはEPROM部は、また別のプロセスで1チップに納めるといった方法が採られている。それぞれ個別のプロセスから得られるチップの歩留りは比較的安定だからである

7 【0008】図4は、上記のようにして得られた個別の チップ、すなわちCMOS部チップ3′、およびパイポ ーラ部あるいはEPROM部チップ4′を1つのパッケ ージに搭載した平面図である。

【0009】チップ3′およびチップ4′をリードフレームのアイランド5上にマウントし、チップ3′とチップ4′のパッド電極2,2′間をボンディングワイヤ6で結線し、さらにチップ3′,4′のパッド電極2,2′とリードフレームのインナーリード7との間をボンディングワイヤ6′で結線している。

【0010】しかしながら、以上の結線方法では、チップ3'とチップ4'とを結ぶ結線数に制約があり、チップ間の信号の授受に制限が生じる。またチップとインナーリード間の結線も部分的に長く、ワイヤ間ショートの危険もあり、信頼性上問題がある。

【0011】さらに、チップ間、チップとリード間を含めた全体的な設計に制約が多く、多ピンに不向きであり、かつチップサイズが大きくなってしまうという欠点がある。

【0012】本発明の目的は、信頼性が高く、かつ多ピ 30 ン化に対応した半導体集積回路装置を提供することにある。

[0013]

【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能等が異なる二以上の半導体チップを上下に積層してなる半導体集積回路であって、相対的に下層の半導体チップは、上層の半導体チップの外周縁に沿うパッド電極を有し、該パッド電極に上層の半導体チップのパッド電極を電気的に接続したものである。

【0014】また、本発明に係る半導体集積回路装置は、機能等が異なる二以上の半導体チップを上下に積層してなる半導体集積回路であって、相対的に上層と下層の半導体チップは、金属パンプが形成されたパッド電極を有しており、上層と下層の半導体チップは、金属パンプ同士を接合して搭載されたものである。

[0015]

【作用】集積すべき二以上の半導体チップのうち、上層 の半導体チップを下層の半導体チップの表面に搭載し、 かつ、その半導体チップのパッド電極相互間を配線す る。 (3)

【0016】これにより、チップ同士間の配線数の制約 を解消し、チップとインナーリード間の配線をも整理す

[0017]

【実施例】次に本発明について図面を参照して説明す

【0018】 (実施例1) 図1 (a) は、本発明の実施 例1に係る半導体集積回路装置を示す平面図、(b) は、同断面図である。

【0019】図において、CMOS部チップ3′は、表 10 面保護膜が例えばプラズマ窒化膜 0. 1~1. 0 μm、 およびポリイミド膜2~10μmの厚さで覆われてお り、所定のパッド電極2上の表面保護膜は開口されてい

【0020】パイポーラ部あるいはEPROM部チップ 4′は、表面保護膜が例えば低濃度PSG膜0.1~ 1. $0 \mu m$ およびプラズマ窒化膜 $0.1 \sim 0.5 \mu m$ の 厚さで覆われており、パッド電極2′上は開口されてい

【0021】チップ4′の裏面にたとえばエポキシ樹脂 20 回路装置を示す平面図、(b)は同断面図である。 を塗り、チップ3′の表面に接着する。次にチップ3′ をリードフレームのアイランド5上にマウントさせる。

【0022】次にチップ4′のパッド電極2′とチップ 4′の外周縁に沿うチップ3′のパッド電極2との間を ポンディングワイヤ6′で結線し、さらにチップ3′の 外周縁に沿うパッド電極2とリードフレームのインナー リード7との間をポンディングワイヤ6で結線する。最 後にモールド樹脂で封入を行い、組立工数が完了する。

【0023】 (実施例2) 図2 (a) は、本発明の実施 例 2 に係る半導体集積回路装置を示す平面図、(b)は 30 4 パイポーラ部あるいはE P R O M 部チップ 同断面図である。

【0024】CMOS部チップ3′、およびバイポーラ 部あるいはEPROM部チップ4~のパッド電極2, 2′上に、金属パンプとして例えばAuパンプ8を形成

し、チップ3′の表面上にチップ4′の表面を向合わ せ、互いのバンプ8、8同士を熱圧着等で接続する。次 にチップ3′の周辺パンプ8にTABのインナーリード 7を合わせて接続し、封止樹脂にてチップとTAB (T ape Automated Bonding)を固定 して組立工程が完了する。

【0025】実施例においては、CMOSチップとパイ ポーラチップあるいはEPROMチップの例について説 明したが、製造方法あるいは製造工程数の異なる半導体 集積回路装置例えばE² PROM, GaAs、その他の 能動素子に適用できることは言うまでもない。

[0026]

【発明の効果】以上説明したように本発明は、1つのチ ップ上に別のチップをのせることで、チップ同士の間の 結線数の制約を解消し、またチップとインナーリード間 の結線も整理され、信頼性の高い、他ピン化に対応した LSIを提供できる。

【図面の簡単な説明】

【図1】 (a) は、本発明の実施例1に係る半導体集積

【図2】(a)は、本発明の実施例2に係る半導体集積 回路装置を示す平面図、(b)は同断面図である。


【図3】 LS I チップの平面図である。

【図4】2つのチップを1つのアイランドに載せポンデ ィングを実施した時の従来の方法を示す平面図である。


【符号の説明】


- 1 LSIチップ
- 2, 2′ パッド電極
- 3′ CMOS部チップ
- 5 アイランド
- 6,6' ボンディングワイヤ
- 7 インナーリード
- 8 パンプ

[図3]




【図1】







【図4】



【図2】





フロントページの続き

H 0 1 L 23/538

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所